三星电子正在开采下一代HBM封装技艺，旨在为出动缔造提供高性能的缔造端AI。该技艺伙同了超高纵横比铜柱和扇出型晶圆级封装（FOWLP），并对现存的垂直铜柱堆叠（VCS）技艺进行了修订。

据业内东说念主士上周线路，三星电子当今正在开采“多层堆叠FOWLP”技艺。其主见是在智高东说念主机和平板电脑等出动缔造中终了高容量、高带宽的HBM。天然就业器级HBM还是具备高带宽，但出动缔造在尺寸、厚度、功耗和发烧量方面濒临着更为严格的端正。

传统的出动存储器（LPDDR）封装遴荐铜线键合技艺。该技艺存在一些局限性，举例I/O端子数目有限（128-256个）、信号损耗较大以及发烧量和能效较低。为了惩办这些问题，三星电子此前推出了VCS技艺，该技艺遴荐门路式堆叠DRAM芯片，并用铜柱填充。这项新技艺遴荐超高纵横比的铜柱，将封装技艺晋升到了新的高度。

三星电子大幅提高了VCS封装中铜柱的纵横比，从现存的3-5:1晋升至15-20:1，从而蔓延了带宽。但是，当铜柱直径小于10微米时，波折或断裂的风险也会加多；为了弥补这一颓势，中国开云体育一站式服务入口三星电子遴荐了一种伙同FOWLP工艺的样式。FOWLP是一种在芯片成型后向外蔓延布线的技艺，起到支捏铜柱的作用。

通过这种样式，不错在换取的空间内摈弃更多的I/O端子，从而使带宽晋升15-30%，并可终了进步1.5倍的内存堆叠数目。由于这项技艺仍处于研发阶段，因此难以细目其量产或买卖化的时分表。但是，瞻望这项技艺最早可能在Exynos 2800或Exynos 2900的后续版块中推出。

这一技艺路线图被视为三星电子在其内存业务中，将要点放在以性能和矫捷性为中枢的高价值技艺上，而非低资本和高扫尾上的字据。业内东说念主士合计，出动HBM的技艺上风将是决定改日高端AI智高东说念主机市集份额以及Galaxy AI能否告捷终了各异化的重要身分。

但是，一些东说念主合计，由于就业器、数据中心和AI加快器等限制对HBM的需求瞻望在短期内仍将保捏坚决，出动HBM的研发和量产速率可能会比筹谋路线图有所滞后。

一位业内东说念主士诠释说：“由于就业器和数据中心对HBM的需求依然坚决开云体育，三星很难将通盘资源齐邻接在出动HBM的研发上。重要在于如安在技艺锻练度和量产时机之间找到均衡。”